상세 보기
기준 전압 스케일링을 이용한12비트 10MS/s CMOS 파이프라인 ADC
A 12b 10MS/s CMOS Pipelined ADC Using a Reference Scaling Technique
초록
본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 0.35㎛ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.
키워드
증폭기 전압이득; 오프셋; 기준전압 스케일링; ADC; CMOS
- 제목
- 기준 전압 스케일링을 이용한12비트 10MS/s CMOS 파이프라인 ADC
- 제목 (타언어)
- A 12b 10MS/s CMOS Pipelined ADC Using a Reference Scaling Technique
- 저자
- 안길초
- 발행일
- 2009-11
- 저널명
- 전자공학회논문지 - SD
- 권
- 46
- 호
- 11
- 페이지
- 16 ~ 23